日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2003年 3月 5日

出 願 番 号

Application Number:

特願2003-058792

[ST.10/C]:

[JP2003-058792]

出 願 人
Applicant(s):

新光電気工業株式会社

2003年 6月27日

特許庁長官 Commissioner, Japan Patent Office



特2003-058792

【書類名】

特許願

【整理番号】

1033164

【提出日】

平成15年 3月 5日

【あて先】

特許庁長官 太田 信一郎 殿

【国際特許分類】

H05K 1/16

H05K 3/46

【発明の名称】

半導体パッケージとその製造方法および半導体装置

【請求項の数】

9

【発明者】

【住所又は居所】

長野県長野市大字栗田字舎利田711番地 新光電気工

業株式会社内

【氏名】

清水 規良

【発明者】

【住所又は居所】 長野県長野市大字栗田字舎利田711番地 新光電気工

業株式会社内

【氏名】

六川 昭雄

【発明者】

【住所又は居所】 長野県長野市大字栗田字舎利田711番地 新光電気工

業株式会社内

【氏名】

飯島 隆廣

【特許出願人】

【識別番号】

000190688

【氏名又は名称】

新光電気工業株式会社

【代理人】

【識別番号】

100077517

【弁理士】

【氏名又は名称】

石田 敬

【電話番号】

03-5470-1900

【選任した代理人】

【識別番号】 100082898

【弁理士】

【氏名又は名称】 西山 雅也

【選任した代理人】

【識別番号】 100081330

【弁理士】

【氏名又は名称】 樋口 外治

【先の出願に基づく優先権主張】

【出願番号】 特願2002-247487

【出願日】 平成14年 8月27日

【手数料の表示】

【予納台帳番号】 036135

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9709241

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体パッケージとその製造方法および半導体装置【特許請求の範囲】

【請求項1】 多層配線構造を備え、その上面に半導体素子を搭載するための半導体パッケージにおいて、

多層配線構造の最上部積層構造にキャパシタ構造を含み、該キャパシタ構造は、誘電体層が高誘電率の無機フィラーと絶縁性樹脂との混合電着層から成り、かつ上部電極および下部電極と上記半導体素子の電極とを直接接続するための素子接続用パッドを含むことを特徴とする半導体パッケージ。

【請求項2】 絶縁性基板の上下両面にそれぞれ多層配線構造を備え、上面 側多層配線構造の上面に半導体素子を搭載するための半導体パッケージにおいて

上面側多層配線構造にキャパシタ構造を含み、該キャパシタ構造は誘電体層が 高誘電率の無機フィラーと絶縁性樹脂との混合電着層から成り、該上面側多層配 線構造の最上層は、該キャパシタ構造と平面図上で重なる領域内に、該キャパシ タ構造の上部電極および下部電極と上記半導体素子の電極とを接続するための素 子接続用パッドを含むことを特徴とする半導体パッケージ。

【請求項3】 上面側多層配線構造に、積層された複数のキャパシタ構造を含むことを特徴とする請求項2記載の半導体パッケージ。

【請求項4】 上記無機フィラーがペロブスカイト構造を有するセラミック の粉末であることを特徴とする請求項1から3までのいずれか1項記載の半導体 パッケージ。

【請求項5】 上記絶縁性樹脂がポリイミド樹脂であることを特徴とする請求項1から4までのいずれか1項記載の半導体パッケージ。

【請求項6】 請求項1から5までのいずれか1項記載の半導体パッケージの上記素子接続用パッドに半導体素子の電極を直接接続したことを特徴とする半導体装置。

【請求項7】 多層配線構造を備え、その上面に半導体素子を搭載するための半導体パッケージの製造方法において、

上記多層配線構造の最上部積層構造にキャパシタ構造を形成する工程を含み、 このキャパシタ構造形成工程が、下記の処理:

上記最上部積層構造の最下層に、該キャパシタ構造の下部電極としての導体 層を形成する処理、

該下部電極上に、高誘電率の無機フィラーと絶縁性樹脂とがコロイド状に分散した電解液を用いた電着法により、該キャパシタ構造の誘電体層として該無機フィラーと該絶縁性樹脂との混合電着層を形成する処理、

該誘電体層上に、該キャパシタ構造の上部電極としての導体層を形成する処理、および

該キャパシタ構造内に、上記上部電極および上記下部電極と上記半導体素子の電極とを直接接続するための素子接続用パッドを形成する処理、

を含むことを特徴とする半導体パッケージの製造方法。

【請求項8】 絶縁性基板の上下両面にそれぞれ多層配線構造を備え、上面 側多層配線構造の上面に半導体素子を搭載するための半導体パッケージの製造方 法において、

上面側多層配線構造にキャパシタ構造を形成する工程を含み、このキャパシタ 構造形成工程が、下記の処理:

該キャパシタ構造の下部電極としての導体層を形成する処理、

該下部電極上に、高誘電率の無機フィラーと絶縁性樹脂とがコロイド状に分散した電解液を用いた電着法により、該キャパシタ構造の誘電体層として該無機フィラーと該絶縁性樹脂との混合電着層を形成する処理、

該誘電体層上に、該キャパシタ構造の上部電極としての導体層を形成する処理、および

該上面側多層配線構造の最上層の、該キャパシタ構造と平面図上で重なる領域に、上記上部電極および上記下部電極と上記半導体素子の電極とを接続するための素子接続用パッドを形成する処理、

を含むことを特徴とする半導体パッケージの製造方法。

【請求項9】 上記キャパシタ構造を複数層積層して形成する工程を含むことを特徴とする請求項8記載の半導体パッケージの製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体素子(半導体チップ)を搭載するためのパッケージすなわち 半導体パッケージとその製造方法、およびこの半導体パッケージに半導体素子を 搭載した半導体装置に関する。

[0002]

【従来の技術】

半導体装置は多くの用途において高密度化が進められており、それに応じて配線パターン同士を近接させて設ける際に、配線間のクロストークノイズや電源ライン等の電位変動を防止することが重要である。特に、高速のスイッチング動作が要求される高周波用の半導体素子を搭載する半導体パッケージの場合は、周波数の上昇に伴いクロストークノイズが発生し易くなり、またスイッチング素子が高速でオン/オフすることによってスイッチングノイズも発生し、これによって電源ライン等の電位が変動し易くなる。

[0003]

従来、このような問題を解消する手段として、信号ラインや電源ラインでの回路間の不要な結合を解除(デカップリング)するためのバイパスコンデンサとして、半導体パッケージに別個のチップキャパシタ等の容量素子を搭載していた。

[0004]

しかし、上記従来の方法には、下記の点で問題があった。

[0005]

まず、別個のチップキャパシタ等の搭載に伴い配線パターンの設計自由度が低下する。

[0006]

更に、チップキャパシタと半導体素子の電極とを接続する配線距離が長いとインダクタンスが大きくなり、チップキャパシタによるデカップリング効果が十分に得られなくなる。したがって、チップキャパシタ等は半導体素子にできるだけ近接させて搭載することが必要である。しかし、チップキャパシタ等のサイズに

よって搭載位置も制限されるため、半導体素子との近接配置にも限界があった。

[0007]

また、チップキャパシタ等の容量素子を半導体パッケージに搭載すると、パッケージが大型化・重量化することが避けられず、現在の趨勢である小型化・軽量化に逆行してしまう。この点についても、チップキャパシタ等の小型化による対処では限界があった。

[0008]

【発明が解決しようとする課題】

本発明は、上記従来の問題点を解消して、配線パターン設計の自由度を確保し、容量素子と半導体素子との近接度を格段に向上させ、パッケージの小型化・軽量化を可能とした半導体パッケージとその製造方法、およびこの半導体パッケージを用いた半導体装置を提供することを目的とする。

[0009]

【課題を解決するための手段】

上記の目的を達成するために、第1発明の半導体パッケージは、多層配線構造 を備え、その上面に半導体素子を搭載するための半導体パッケージにおいて、

多層配線構造の最上部積層構造としてキャパシタ構造を備え、該キャパシタ構造は、誘電体層が高誘電率の無機フィラーと絶縁性樹脂との混合電着層から成り、かつ上部電極および下部電極と上記半導体素子の電極とを直接接続するための素子接続用パッドを含むことを特徴とする。

[0010]

また、第2発明の半導体パッケージは、絶縁性基板の上下両面にそれぞれ多層 配線構造を備え、上面側多層配線構造の上面に半導体素子を搭載するための半導 体パッケージにおいて、

上面側多層配線構造にキャパシタ構造を含み、該キャパシタ構造は誘電体層が 高誘電率の無機フィラーと絶縁性樹脂との混合電着層から成り、該上面側多層配 線構造の最上層は、該キャパシタ構造と平面図上で重なる領域内に、該キャパシ タ構造の上部電極および下部電極と上記半導体素子の電極とを接続するための素 子接続用パッドを含むことを特徴とする。この場合、上面側多層配線構造に、積 層された複数のキャパシタ構造を含むことができる。

[0011]

高誘電率の無機フィラーとしては、ペロブスカイト構造を有するセラミックの 粉末を用いることが最も有利である。

[0012]

絶縁性樹脂としては、ポリイミド樹脂を用いることが最も有利である。

[0013]

第1発明の半導体パッケージを製造する方法は、多層配線構造を備え、その上面に半導体素子を搭載するための半導体パッケージの製造方法において、

上記多層配線構造の最上部積層構造としてキャパシタ構造を形成する工程を含 み、このキャパシタ構造形成工程が、下記の処理:

上記最上部積層構造の最下層に、該キャパシタ構造の下部電極としての導体 層を形成する処理、

該下部電極上に、高誘電率の無機フィラーと絶縁性樹脂とがコロイド状に分散した電解液を用いた電着法により、該キャパシタ構造の誘電体層として該無機フィラーと該絶縁性樹脂との混合層を形成する処理、

該誘電体層上に、該キャパシタ構造の上部電極としての導体層を形成する処理、および

該キャパシタ構造内に、上記上部電極および上記下部電極と上記半導体素子の電極とを直接接続するための素子接続用パッドを形成する処理、 を含むことを特徴とする。

[0014]

また、第2発明の半導体パッケージの製造する方法は、絶縁性基板の上下両面 にそれぞれ多層配線構造を備え、上面側多層配線構造の上面に半導体素子を搭載 するための半導体パッケージの製造方法において、

上面側多層配線構造にキャパシタ構造を形成する工程を含み、このキャパシタ 構造形成工程が、下記の処理:

該キャパシタ構造の下部電極としての導体層を形成する処理、

該下部電極上に、髙誘電率の無機フィラーと絶縁性樹脂とがコロイド状に分

散した電解液を用いた電着法により、該キャパシタ構造の誘電体層として該無機 フィラーと該絶縁性樹脂との混合電着層を形成する処理、

該誘電体層上に、該キャパシタ構造の上部電極としての導体層を形成する処理、および

該上面側多層配線構造の最上層の、該キャパシタ構造と平面図上で重なる領域に、上記上部電極および上記下部電極と上記半導体素子の電極とを接続するための素子接続用パッドを形成する処理、

を含むことを特徴とする。この場合、上記キャパシタ構造を複数層積層して形成 する工程を含むことができる。

[0015]

本発明は更に、第1または第2発明の半導体パッケージに半導体素子を搭載した半導体装置をも提供する。

[0016]

【発明の実施の形態】

[実施形態1]

図1に、第1発明による半導体パッケージ10上に半導体素子(半導体チップ)20を搭載して構成した本発明による半導体装置30の部分断面図を示す。

[0017]

第1発明による半導体パッケージ10は、絶縁性基板12の上面に積層された 多層配線構造14、絶縁性基板12の下面に形成された下面配線構造16、および絶縁性基板12を貫通して多層配線構造14の最下層dと下面配線構造16の 最上層eとを電気的に接続するスルーホール18を備えている。

[0018]

下面配線構造16は、2層の配線層e、fが間に絶縁層Lを介して積層された構造である。最下層の配線層fの所定箇所は外部接続用パッドfPとして形成されており、はんだ15により外部接続端子(ピン)13が接合されている。図示した4本のピン13は、例えば左端の1本が接地端子(GR)、中央の2本が信号端子(S)、右端の1本が電源端子(P)である。下面配線構造16の下面は、はんだ15の位置を除いて、ソルダレジスト11によって覆われている。

[0019]

多層配線構造14は、4層の配線層a、b、c、dが間に下記誘電体層Yまたは絶縁層M、Nを介して積層されている。各配線層a $\sim b$ は、必要箇所において、誘電体層Yまたは絶縁層M、Nを貫通するビアVにより電気的に接続されている。

[0020]

第1発明の特徴として、多層配線構造14はその最上部がキャパシタ構造Xとして形成されている。キャパシタ構造Xは、配線層aから成る上部電極層、誘電体層Y、配線層 b から成る下部電極層で構成されている。誘電体層Yは高誘電率の無機フィラーと絶縁性樹脂との混合電着層から成る。上部電極層aの所定箇所は素子接続用パッドaPとして形成されており、はんだ17により半導体素子20の電極バンプ22に直接接続されている。すなわち、はんだペーストをスクリーン印刷により塗布したり、はんだボールを搭載したりしてはんだ17を設け、このはんだ17を溶融させ、半導体素子20の電極バンプ22に接続する。電極バンプ22は半導体素子20の電極にはんだにより直接形成してあり、電極と実質的に一体である。また、図示の制約のため図1には示していないが、次に説明するように、上部電極層aを構成する配線層の他の所定箇所には、周囲から絶縁区画された配線層領域が下部電極 b のための素子接続用パッド b P として形成されており、他の配線経路を介さずに、半導体素子20の他の電極バンプ22と直接接続されている。上部電極aの上面は、はんだ17の位置を除いて、ソルダレジスト19によって覆われている。

[0021]

図2の模式的分解図を参照して、半導体装置30におけるキャパシタXと半導体チップ20との接続関係の一形態を説明する。図2には、上から順に、半導体チップ20、ソルダレジスト層19、上部電極層a、誘電体層Y、下部電極層bを示してある。この例では、上部電極層aが電源層、下部電極層bが接地層となる。ただし、これに限定する必要はなく、上部電極層aを接地層とし、下部電極層bを電源層としてもよい。半導体素子20は実際には多数の電極バンプ22を備えているが、図示の便宜上4個の電極バンプのみを示した。このうち、図中左

から2番目(半導体チップ20の中央)の電極バンプ22は、一点鎖線で示すように、ソルダレジスト層19の開口19h内のはんだバンプ17により、キャパシタXの上部電極 a の素子接続用パッド a Pに直接接続されている。半導体素子20のその他の電極バンプ22は、それぞれ破線で示すように、上部電極層 a 内に環状絶縁層Tで周囲の上部電極層 a から絶縁区画された各素子接続用パッド b Pに直接接続されている。これらの絶縁区画された素子接続用パッド b Pは、誘電体層 Y 内に島状に設けた導体層 R を介して、下部電極層 b の各接続部位 b P'に接続されている。

[0022]

すなわち、パッケージ10上に搭載された半導体チップ20の各電極バンプ2 2と、その直下に形成されているキャパシタXの素子接続用パッドaPおよびb Pとが、両者の外部の配線経路を経由せずに直接接続されている。

[0023]

このように、第1発明の半導体パッケージおよびそれを用いた本発明の半導体装置は、半導体パッケージ10に内装されたキャパシタXと、パッケージ10上に搭載された半導体チップ20とが直接接続される構造を備えていることにより、半導体チップ20とキャパシタXとの接続距離が最小化される。

[0024]

これにより、半導体チップ20とキャパシタXとの配線に起因するインダクタンスの増大は実質的に発生せず、キャパシタXによる本来のデカップリング効果を十分に得ることができる。

[0025]

また、キャパシタXの誘電体層Yは、高誘電率の無機フィラーと絶縁性樹脂との混合電着層で構成したことにより、10μm以下の極めて薄い層として形成できるので、キャパシタXが全体として極めて薄い構造としてパッケージ10内に内装できるため、配線パターンの設計自由度に対して実質的に影響せず、同時に、パッケージの小型化・軽量化を妨げない。

[0026]

次に、図3~11を参照して、第1発明の一実施形態により半導体パッケージ

10および半導体装置30を製造する工程を説明する。各図は各工程における処理により得られる構造の断面図である。

[0027]

[工程1] 基板の準備、スルーホールの形成(図3)

絶縁性コア材12の両面に銅箔gを張り付けた両面銅張り積層板に、ドリル加工またはレーザ加工によりスルーホール18'を開口する。用いる積層板としては、例えばFR-4相当のもの等、ガラス布に絶縁性樹脂(エポキシ樹脂、ポリイミド樹脂、BT樹脂、PPE樹脂等)を含浸させたものを用いる。

[0028]

[工程2] 配線層の形成、スルーホールの充填(図4)

銅の無電解めっきまたはスパッタによりスルーホール18'の内壁および銅箔 gの全面に給電用導体薄層を形成した後、銅の電解めっきによりスルーホール1 8'を導体で充填すると共に両面の銅箔 g上に導体層を形成した後、両面の銅箔 および導体層を一緒にパターニングする。これにより、絶縁性基板12の上面お よび下面にそれぞれ配線層 d および e が形成され、導体で充填されたスルーホー ル18により上下両面の配線層 d / e 間が電気的に接続された図示の構造が得ら れる。

[0029]

[工程3] 絶縁層の形成(図5)

図4の構造の上下両面に、ポリイミド樹脂、エポキシ樹脂等の樹脂を塗布するか、これらの樹脂のシートを積層貼着することにより、配線層間を絶縁するための絶縁層N、Lを形成した後、配線層間を電気的に接続するためのビアホールV、を各絶縁層に開口する。ビアホールV、の形成はレーザ加工(UV-YAGレーザ、CO₂レーザ、エキシマレーザ等)により行なう。

[0030]

[工程4] 導体層の形成、ビアホールの充填(図6)

図5の構造の上下両面に、銅の無電解めっき、スパッタ等により給電用導体薄層を形成した後、銅の電解めっきによりビアホールV'を導体で充填すると共に上面導体層 c'および下面導体層 f'を形成する。これにより、導体で充填され

たビアVにより上下両面の導体層 c' / f' 間が電気的に接続された図示の構造が得られる。

[0031]

〔工程5〕下部電極の形成(図7)

エッチングにより上下両面の導体層 c' および f' をパターニングする。これにより、2 段目の上面配線層 c および 2 段目の下面配線層 f が形成される。これらの配線層 c および f は、それぞれビア V により一段目の配線層 d および e と所定箇所で電気的に接続されている。

[0032]

その後、配線層の所定積層数に応じて工程3~工程5を繰り返す。

[0033]

〔工程6〕誘電体層の形成(図8)

工程3~5をもう1回だけ繰り返して、上記配線層cの上に絶縁層Mおよび配線層bを形成した。配線層bの一部が、最終的に形成するキャパシタの下部電極となる。次いで、表面をアルカリまたは酸により洗浄し、電着法により配線層bの上に誘電体層Yを形成した。この電着は下記のように行なう。

[0034]

イソプロピルアルコール等の溶剤中に、絶縁性樹脂としてのポリイミド樹脂に高誘電率の無機フィラー粉末を配合してコロイド状に分散させた電解液を用意する。配線層bを形成した基板の上面以外をマスク(図示せず)で覆い上記の電解液に浸漬し、基板を陰極側とし、対向する陽極との間に電界を印加して上記コロイドを電気泳動させ、無機フィラーとポリイミド樹脂との混合電着層を基板上面に堆積させ、これを誘電体層Yとする。このようにして混合電着層を堆積させる電解処理は、配線層bを陰極に接続して行なうことができる。

[0035]

このように混合電着層が形成されるメカニズムは次のように考えられる。すなわち、無機フィラーのコロイド粒子は電気的に中性であり極性を帯びていないが、ポリイミド樹脂のコロイド粒子は正の極性を帯びておりカチオンとして作用する。電解液中に存在するコロイド粒子の形態は、ポリイミド樹脂のコロイド粒子

に無機フィラーのコロイド粒子が付着凝集した粒子形態であると考えられる。そのため、ポリイミド樹脂のコロイド粒子が印加電界に駆動されて電気泳動するのに伴い、これと一体になって無機フィラーのコロイド粒子が移動し、陰極側の基板上に到達し、両者の混合層として析出する。

[0036]

このようにして電着により形成した誘電体層 Y の厚さは、印加電流値および印加時間によって任意に設定でき、例えば 1 0 μ m以下のように極めて薄くすることができる。

[0037]

高誘電率の無機フィラーとしては、ペロブスカイト構造のセラミックの粉末が適しており、例えばチタン酸バリウム(BaTiO3)、チタン・ジルコン酸鉛(Pb(Zr_XTi_{1-X})O3)、チタン酸ストロンチウム($SrTiO_3$)等を用いることができる。

[0038]

ポリイミド樹脂は、それ単独でも誘電性を有するが、上記のような高誘電率の 無機フィラーを配合することにより、両者の混合電着層から成る誘電体層の誘電 率が著しく高まり、薄い誘電体層で大きなキャパシタ容量を実現できる。

[0039]

[工程7] 誘電体層のビアホール形成(図9)

レーザ加工により誘電体層 Y にビアホール V'を開口する。このビアホール V'には、図 2 に示した島状の導体層 R を形成するためのビアホールも含まれる。 レーザ加工は、U V - Y A G レーザ、C O 2 レーザ、エキシマレーザ等により行なう。場合によっては、ビアホール V'の開口を機械的ドリル加工により行なってもよい。

[0040]

〔工程8〕上部電極の形成(図10)

図9の構造の上面に、銅の無電解めっき、スパッタ等により給電用導体薄層を 形成した後、銅の電解めっきによりビアホールV'(図9)を導体で充填すると 共に上面導体層を形成し、これをエッチングによりパターニングすることにより 、最上部の上面配線層 a を形成する。配線層 a の一部が、キャパシタ構造 X の上部電極となる。配線層 a の所定箇所は、導体で充填されたビア V により下層の配線層と電気的に接続されている。

[0041]

また、上面配線層 a の所定箇所には、図 2 に示したように環状絶縁層Tにより周囲から絶縁区画された素子接続用パッド b P も形成する。これは、上記パターニングの際に環状絶縁層Tの形状に配線層 a をエッチング除去した後、エッチング除去部にソルダレジスト層 1 9 を充填することにより行なう。環状絶縁層Tに取り囲まれた配線層 a の部分が素子接続用パッド b P となる。エッチング前に行ったビアホール充填により、素子接続用パッド b P の下部は誘電体層 Y を貫通する導体層 R (ビア) として形成されており、その下端が下部電極層 b の所定箇所 b P'に接合している。

[0042]

このようにして、上部電極 a 、誘電体層 Y 、下部電極 b で構成されるキャパシタ構造 X が完成する。

[0043]

[工程9] ソルダレジスト層の形成(図11)

上下面に、それぞれ外部接続用パッド a Pおよび f Pの部分を除いて、保護層としてソルダレジスト層 1 9 を形成する。ソルダレジスト層 1 9 の形成は、印刷法、熱圧着法(真空熱プレス等も可)により全面に形成した後、パターニングしてパッド a Pおよび f Pの箇所を開口させることにより行なう。

[0044]

その後、図1に示したように、下面のパッドfPにはんだ15により外部接続端子(ピン)13を接合することにより、本発明による半導体パッケージ10が完成する。

[0045]

更に、上面に半導体チップ20を搭載すれば、本発明による半導体装置30が 完成する。これは、上面のパッドaPおよびbPに、はんだ17により半導体チップ20の各電極バンプ22を接合することにより行なう。 [0046]

以上説明した例では、配線層の形成をサブトラクティブ法(全面に層を形成後パターニングにより不要箇所除去)により行なったが、アディティブ法(マスキング成膜により必要箇所のみ形成)により行なってもよい。

[0047]

[実施形態2]

図12に、第1発明による半導体パッケージ40上に半導体素子(半導体チップ)50を搭載して構成した本発明による半導体装置60の部分断面図を示す。

[0048]

半導体パッケージ40は、多層配線構造44と、上面のはんだ48から成る半導体素子接続用端子と、下面のはんだ43から成る外部接続端子とを備えており、上面ははんだ48の位置を除いて絶縁層qによって覆われており、下面ははんだ43の位置を除いてソルダレジスト41によって覆われている。

[0049]

多層配線構造44は、3層の配線層i、j、kが間に誘電体層yまたは絶縁層m、nを介して積層されている。各配線i~kは、必要箇所において、絶縁層m、nを貫通するビアVにより電気的に接続されている。

[0050]

第1発明の特徴として、多層配線構造44はその最上部にキャパシタ構造 x が 形成されている。キャパシタ構造 x は、配線層 i から成る上部電極層、誘電体層 y、配線層 j から成る下部電極層で構成されている。誘電体層 y は高誘電率の無 機フィラーと絶縁性樹脂との混合電着層から成る。上部電極層 i および下部電極 層 j の所定箇所はそれぞれ素子接続用パッドPとして幅広に形成されており、は んだ48から成る素子接続用端子により半導体素子50の対応する電極51に直 接接続されている。すなわち、はんだ48を溶融させ、半導体素子50の電極5 1に接続する。

[0051]

すなわち、パッケージ40上に搭載された半導体チップ50の各電極バンプ5 2と、その直下に形成されているキャパシタxの素子接続用パッドiPおよびj Pとが、両者の外部の配線経路を経由せずに直接接続されている。

[0052]

このように、実施形態1の場合と同様に、半導体チップ50とキャパシタ×との接続距離が最小化されるので、両者間の配線に起因するインダクタンスの増大を実質的に防止されてキャパシタ本来のデカップリング効果を十分に得ることができると共に、混合電着層により誘電体層 y が極薄に形成できることによりキャパシタ全体が極薄構造としてパッケージ40に内装でき、配線パターンの設計自由度を低下させず、同時にパッケージの小型化・軽量化を妨げることがない。

[0053]

次に、図13~28を参照して、図12に示した第1発明の半導体パッケージ40および半導体装置60を製造する工程を説明する。各図は各工程における処理により得られた構造の断面図である。なお、以下に説明する製造工程は、本出願人が特開2000-323613号公報において開示した金属板上に多層配線構造を形成する方法において、本発明により多層配線構造の最上層にキャパシタ構造を形成する工程を付加したものである。

[0054]

〔工程1〕金属板上に絶縁層を形成(図13)

鋼またはアルミニウムから成る金属板42の一方の面上に、エポキシ樹脂やポリイミド樹脂の塗布またはこれらの樹脂のシートの積層により、絶縁層 qを形成する。

[0055]

[工程2] 絶縁層に開口を形成(図14)

絶縁層 q に、レーザ加工により開口 O 1 を形成し、開口 O 1 の底部に金属板 4 2 の上記一方の面を露出させる。

[0056]

[工程3] 金属板に凹部を形成(図15)

金属板42の他方の面にレジスト層46を形成した後、金属板42の上記開口 〇1内の露出部分をエッチングして金属板42の上記一方の面に凹部47を形成 する。 [0057]

[工程4] 凹部と開口内にはんだ層を形成(図16)

金属板42を給電経路として電解めっきを行い、凹部47および開口O1を連続して充填するはんだ層48を形成する。その際、はんだ層48の上面が絶縁層 qの上面とほぼ同一面になるように電解めっきを行なう。

[0058]

〔工程5〕キャパシタ電極用の金属層を形成(図17)

無電解銅めっきおよび電解銅めっきを順次行い、上面全体(絶縁層 q 上およびはんだ層 4 8 上)に銅から成る、キャパシタの一方の電極用の金属層 i 'を形成する。

[0059]

[工程6] 一方の電極を形成(図18)

金属層i'をエッチングによりパターニングして、キャパシタの一方の電極(上部電極) iを形成する。

[0060]

[工程7] 誘電体層を形成(図19)

絶縁層 q とはんだ層 4 8 を覆うレジスト層 4 9 を形成する。上部電極 i はレジスト層 4 9 で覆われずに露出させた状態になっている。次いで、表面をアルカリまたは酸により洗浄し、レジスト層 4 9 をマスクとする電着法により上部電極 i の上に誘電体層 y を形成する。この電着法は実施形態 1 と同様の方法により行なう。

[0061]

[工程8] キャパシタ電極を含む配線層用の金属層を形成(図20)

レジスト層49を除去した後、無電解銅めっきおよび電解銅めっきを順次行い、上面全体(絶縁層q上、はんだ層48上および誘電体層y上)に銅から成る、キャパシタの他方の電極を含む配線層用の金属層j'を形成する。

[0062]

〔工程9〕他方の電極と配線パターンを形成(図21)

金属層 j'をエッチングによりパターニングして、キャパシタの他方の電極(

下部電極)を含む配線層」を形成する。これにより、一方の電極i、誘電体層y および他方の電極jがこの順に積層して成るキャパシタxが完成する。図中、誘電体層yの右寄り部分の上面は配線層jを設けず誘電体層yを露出させてあるが、これは後の工程でこの右寄り部分の誘電体層yを貫通するビアを形成するためである。

[0063]

[工程10] 絶縁層を形成(図22)

上面全体(他方の電極を含む配線層j等の露出面上)に、エポキシ樹脂やポリイミド樹脂の塗布またはこれら樹脂のシートの積層により、絶縁層mを形成する

[0064]

〔工程11〕絶縁層に開口を形成(図23)

絶縁層mに、レーザ加工により開口〇2を形成し、開口〇2の底部に他方の電極を含む配線層jを露出させる。なお、図中で右から2番目の開口〇2は、誘電体層yの右寄り露出部分をも貫通して、その下の配線層jの上面を露出させている。

[0065]

〔工程12〕金属層を形成(図24)

無電解銅めっきおよび電解銅めっきを順次行い、絶縁層mを覆い開口〇2を充填する金属層k'を形成する。

[0066]

〔工程13〕ビアおよび配線層を形成(図25)

金属層k'をエッチングによりパターニングして、ビアVおよび配線層kを形成する。

[0067]

〔工程14〕絶縁層と配線層とを更に形成(図26)

上記の工程10~工程13を所要回数繰返すことにより、所望の多層配線構造を得る。図示の例では、繰返しを1回のみ行って、絶縁層nとその上の外部接続端子用パッドPを形成する。

[0068]

[工程15]外部接続端子の形成(図27)

パッドP以外の上面全体をソルダレジスト層41で被覆した後、パッドP上に 外部接続端子としてのはんだボール43を接合する。

[0069]

〔工程16〕金属板の除去(図28)

この図は、前の工程までの図とは上下を逆に示してある。この工程では、レジスト層46を除去した後、金属板42をエッチングにより除去する。このエッチングは、金属板42(銅またはアルミニウム)はエッチングするがはんだ48はエッチングしないエッチング液を用いて行なう。これにより、金属板42の凹部47(図15)に充填されたはんだ48が、絶縁層qの表面に露出して半導体素子接続用バンプとなる。これにより第1発明の半導体パッケージ40が完成する

[0070]

[工程17] 半導体素子の搭載(図12)

半導体素子50の電極51を所定のはんだバンプ48に位置合わせし、はんだバンプ48を溶融・凝固させて半導体素子の電極51とバンプ48とを接合する。これにより、第1発明の半導体パッケージ40に半導体素子50を搭載した本発明の半導体装置60が完成する。

[0071]

以上、実施形態1および実施形態2において説明した第1発明による半導体パッケージおよび半導体装置は、半導体素子とキャパシタとの接続距離を最小化できる点で本発明のベストモードである。

[0072]

しかし、このようなベストモードに限らず、以下に説明する第2発明によって も、従来構造に対して半導体素子/キャパシタ間近接化効果を十分に得ることが できる。

[0073]

[実施形態3]

図29に、第2発明による半導体パッケージ110上に半導体素子(半導体チップ)120を搭載して構成した本発明による半導体装置130の部分断面図を示す。

[0074]

第2発明による半導体パッケージ110は、絶縁性基板112の上下両面にそれぞれ多層配線構造114および116を備えており、絶縁性基板112を貫通して上面側多層配線構造114の最下層a4と下面側多層配線構造116の最上層a5とを電気的に接続するスルーホール118を備えている。

[0075]

この構造の狙いは、絶縁基板の両面に多層配線構造を同時並行的に順次ビルド アップすることにより、基板両面の積層数を常にバランスさせて製造過程におけ る基板の反り発生を防止することである。

[0076]

下面側多層配線構造16は、3層の配線層 a 5、 a 6、 a 7が間に絶縁層M 3、 M 4 を介して積層された構造である。最下層の配線層 a 7の所定箇所は外部接続用パッド a 7 Pとして形成されており、はんだ115により外部接続端子(ピン)113が接合されている。図示した6本のピン113は、例えば左端の1本が接地端子(GR)、中央の4本が信号端子(S)、右端の1本が電源端子(P)である。下面側多層配線構造116の下面は、はんだ115の位置を除いて、ソルダレジスト111によって覆われている。

[0077]

上面側多層配線構造114は、4層の配線層a1、a2、a3、a4が間に絶縁層M1、M2または誘電体層Y0を介して積層されている。各配線層a1~a4は、必要箇所において、誘電体層Y0または絶縁層M1、M2を貫通するビアVにより電気的に接続されている。

[0078]

第2発明の特徴として、上面側多層配線構造114にキャパシタ構造X0を含む。キャパシタ構造X0は、配線層 a 2から成る上部電極層、誘電体層Y0、配線層 a 3から成る下部電極層で構成されている。誘電体層Y0は高誘電率の無機

フィラーと絶縁性樹脂との混合電着層から成る。上部電極層 a 2 および下部電極層 a 3 の所定箇所はそれぞれビアVを介して、最上層の配線層 a 1 で形成された別々の所定箇所に接続されている。この所定箇所は素子接続用パッド a 1 Pとして形成されており、はんだ1 1 7 により半導体素子1 2 0 の電極バンプ1 2 2 に接続されている。すなわち、はんだペーストをスクリーン印刷により塗布したり、はんだボールを搭載したりしてはんだ1 1 7 を設け、このはんだ1 1 7 を溶融させ、半導体素子1 2 0 の電極バンプ1 2 2 に接続する。電極バンプ1 2 2 は半導体素子1 2 0 の電極にはんだにより直接形成してあり、電極と実質的に一体である。

[0079]

このように、第2発明の半導体パッケージおよびそれを用いた本発明の半導体装置は、上面側多層配線構造114の、キャパシタ構造X0と平面図上で重なる領域内に、キャパシタ構造X0の上部電極(配線層 a 2) および下部電極(配線層 a 3) と半導体素子120の電極バンプ122に接続する素子接続パッド a 1 Pを備えている。これにより、従来のチップキャパシタ等の容量素子を用いた構造に比べて、半導体素子/容量素子間の接続距離を大幅に短縮できる。

[0080]

すなわち、従来はチップキャパシタ等の容量素子を上面側多層配線構造の上面の半導体素子とは平面図上で別の領域にまたは下面側多層配線構造の下面に配置していた。チップキャパシタ等の容量素子を半導体素子と同じく上面側に配置した場合には、これら素子の平面寸法に対応する数mmのオーダーが接続距離となり、また容量素子を半導体素子とは反対側の下面側に配置した場合には、絶縁基板の厚さに対応する0.2mm~0.8mm(200µm~800µm)程度が接続距離となる。

[0081]

これに対して、第2発明の構造であれば、半導体素子と同じ上面側の多層配線 構造内にキャパシタ構造が備わっており、しかもキャパシタ構造と平面図上で重 なる領域内に半導体素子との接続パッドが設けられているので、接続距離は最大 でも上面側多層配線構造の厚さを超えない。上面側多層配線構造の厚さは、絶縁 層が 20μ m程度、配線層が 15μ m程度である。内蔵されるキャパシタ構造自体の厚さは、上下の電極がそれぞれ 15μ m程度、誘電体層が 10μ m程度である。上面側多層配線構造 114の厚さは、絶縁層 $(M1+M2=40\mu$ m)、電極層を含む配線層 $(a1+a2+a3+a4=60\mu$ m)、誘電体層 Y0 $(10\mu$ m) の合計で 110μ mとなる。

[0082]

半導体素子120とキャパシタ構造X0との接続距離をもう少し詳細にみると、キャパシタ構造X0の下部電極 a3(半導体素子120から遠い方の電極)から、半導体素子120の電極122と接続される配線層 a1までの接続距離は、誘電体層Y0(10μ m)、上部電極 a2(15μ m)、絶縁層M1(20μ m)、配線層 a1(15μ m)の厚さの合計に対応し、 60μ mとなる。

[0083]

これに対して、従来のように例えば下面側にチップキャパシタを搭載した場合には、絶縁基板の厚さ($200\sim800\,\mu$ m)に更に上下の多層配線構造114 および116の合計厚さ(図29と同等の構造では最低でも約 $200\,\mu$ m)が加わるので、 $400\,\mu$ m~ $1000\,\mu$ m(1 m m)程度が、半導体素子/キャパシタ間の接続距離となる。

[0084]

このように、第2発明によれば、第1発明のように最短化はしないが、従来構造に対して半導体素子/キャパシタ間の接続距離を大幅に短縮することができる。また、第1発明と同様に、配線パターン設計の自由度を確保することができる。このように、第2発明による半導体パッケージおよび半導体装置も、実用的に十分に有益な効果が得られる。

[0085]

更に、第2発明によれば、キャパシタ構造は1層に限定する必要はなく、複数層を積層して設けても、従来構造に対して接続距離短縮効果が得られる。

[0086]

図30に、キャパシタ構造を2層積層して設けた第2発明の半導体パッケージ110'に半導体素子120を搭載して構成した半導体装置130'の部分断面

図を示す。すなわち、この構造は、上面側多層配線構造114'内に2つのキャパシタ構造X1とX2が積層して設けてある。上面側多層配線構造114'は、6層の配線層 a 1~a 6が間に絶縁層M1、M2、M3または誘電体層Y1、Y2を介して積層されている。キャパシタ構造X1は、配線層 a 2から成る上部電極、誘電体層Y1、配線層 a 3から成る下部電極で構成されており、キャパシタ構造X2は、配線層 a 4から成る上部電極、誘電体層Y2、配線層 a 5から成る下部電極で構成されている。

[0087]

下面側多層配線層116'は、4層の配線層a7~a10が間に絶縁層M4~M6を介して積層された構造である。最下層の配線層a10Pの所定箇所は外部接続用パッドa10Pとして形成されている。

[0088]

他の構成部位については、図29と同じ参照符号を付した部位は同図について 説明したとおりである。

[0089]

図30に示したように、2層のキャパシタ構造を設けた場合でも、半導体素子 120から遠い方の下層のキャパシタ構造X2の下部電極 a5までの接続距離は、図29のキャパシタ構造1層タイプの場合の接続距離 60μ mに、上層のキャパシタ構造X1の下部電極 $a3(15\mu$ m)、上下のキャパシタ構造X1、X2を隔てる絶縁層 $M2(20\mu$ m)、下層のキャパシタ構造X2の上部電極 $a4(15\mu$ m)、誘電体層 $Y2(10\mu$ m)の合計厚さ 60μ mを加えた値に対応し、 120μ mとなる。

[0090]

これに対して、従来構造で図30の構造に対応した多層配線の積層数とした場合は、前述の 400μ m~ 1000μ m(1mm)に、上部配線構造の配線層2層分(15μ m×2=30 μ m)と絶縁層2層分(20μ m×2= 40μ m)および下層配線構造の配線層1層分(15μ m)と絶縁層1層分(20μ m)の合計厚さ約 100μ mを加えた値に対応し、 500μ m~ 1100μ m(1.1m)となる。

[0091]

したがって、図30のように2層のキャパシタ構造を設けた場合にも、第2発明によれば従来構造に対して大幅に接続距離を短縮することができる。もちろん、配線パターン設計の自由度も同様に確保できる。

[0092]

次に、図31~38を参照して、第2発明の一実施形態により半導体パッケージ110および半導体装置130を製造する工程を説明する。各図は各工程における処理により得られる構造の断面図である。なお、図31~38における参照番号の下2桁が、実施形態1による工程の説明に用いた図3~11における参照番号と対応する部位の形成には、図3~11における対応部位と同様の材質および形成方法を用いることができる。

[0093]

[工程1] 基板準備、スルーホール形成、配線パターン形成(図31)

実施形態1の工程 $1\sim2$ (図 $3\sim4$)と同様の処理を行なうことにより、絶縁性コア材112の上下両面にそれぞれ配線層a4およびa5を備え、導体で充填されたスルーホール118により上下両面の配線層a4/a5間が電気的に接続された構造を得る。

[0094]

〔工程2〕絶縁層の形成(図32)

実施形態 1 の工程 3 (図 5)と同様の処理を行なうことにより、上下両面の配線層 a 4 、a 5 上にそれぞれ配線層間を絶縁するための絶縁層M 2 、M 3 を形成した後、配線層間を電気的に接続するためのビアホールV を各絶縁層M 2 、M 3 にそれぞれ形成する。

[0095]

〔工程3〕下部電極の形成、ビアホールの充填(図33)

実施形態 1 の工程 $4 \sim 5$ (図 $6 \sim 7$)と同様の処理を行なうことにより、上下両面の絶縁層M 2 、M 3 上にそれぞれ導体層を形成すると共にビアホールV を 導体で充填してビアV を形成する。その後、上面側導体層をエッチングしてキャパシタ構造 X 2 (図 2 9)の下部電極 a 3 を形成する。エッチングの際、下面側

導体層 a 6' はマスクKで覆いエッチングせず、後工程で誘電体層を形成する際の給電層として用いる。

[0096]

[工程4] 誘電体層の形成 (図34)

下面側導体層 a 6'を給電層として、実施形態 1 と同様の電着法を行い、下部電極 a 3 上に誘電体層 Y O を形成する。

[0097]

[工程5] 誘電体層のビアホール形成(図35)

レーザ加工により誘電体層YOにビアホールV'を開口する。

[0098]

[工程6] 上部電極の形成(図36)

マスクKを設けたまま実施形態1の工程8(図10)と同様の処理を行なうことにより、ビアホールV'を充填してビアVを形成すると共に誘電体層Y0上に導体層を形成した後、マスクKを除去してから、この導体層および下面側導体層 a 6'を同時にエッチングして上部電極 a 2 および下面側配線層 a 6を形成する。これにより、上面側多層配線構造の一部として、上部電極 a 2、誘電体層Y0、下部電極 a 3で構成されるキャパシタ構造X0が完成する。

[0099]

〔工程7〕絶縁層/配線層の形成(図37)

工程 $2\sim3$ をもう 1 回繰り返すことにより、上下両面にそれぞれ絶縁層M 1 と 配線層 a 1 を 1 組および絶縁層M 4 と配線層 a 7 を 1 組、それぞれ積層(ビルドアップ)する。ここでは上下両面にそれぞれ配線層を 1 層追加する場合を示したが、必要な配線層の積層数に対応した回数だけ工程 $2\sim3$ を繰り返せばよい。

[0100]

〔工程8〕ソルダレジスト層の形成(図38)

実施形態1の工程9(図11)と同様の処理を行なうことにより、上下両面に、それぞれ素子接続用パッドa1P、外部接続端子用パッドa7Pの部分を除いて、保護層としてソルダレジスト層119、111を形成する。各パッド部分a1P、a7Pにはニッケル(Ni)めっきと金(Au)めっきを順じ施す。これ

により、上面側多層配線構造114および下面側多層配線構造116が実質的に 同時に完成する。

[0101]

[工程9] 半導体パッケージ、半導体装置の完成(図29)

次いで、図29に示すように、下面側の外部接続端子用パッドa7Pにはんだ115によりピン113等の外部接続端子を接合して、半導体パッケージ110が完成する。更に、上面側の素子接続用パッドa1Pにはんだ117により半導体素子120の電極端子122を接合して半導体素子120を搭載することにより、半導体装置130が完成する。

[0102]

以上、第2発明により上面側多層配線構造にキャパシタ構造を1層だけ設けた 半導体パッケージ110および半導体装置130(図29)の製造工程を説明した。

[0103]

図30に示したようにキャパシタ構造を2層積層した構造の第2発明による半導体パッケージ110'および半導体装置130'の製造も基本的には上記と同様であるが、工程4~7(図34~37)を2回行なうことにより、キャパシタ構造X2(下部電極a5、誘電体層Y2、上部電極a4)とキャパシタ構造X1(下部電極a3、誘電体層Y1、上部電極a2)と両者間の絶縁層M2を形成する。これにより、2層のキャパシタ構造X1とX2を積層して内蔵する上面側多層配線構造114'が形成される。また、上面側キャパシタ構造1層分の配線層に対応して下面側にも配線層を1層追加する。他の工程は、図29の構造を製造するための工程と同様に行なえばよい。

[0104]

なお、図30には、キャパシタ構造を2層積層した例を示したが、工程4~7 (図34~37)を更に繰返し行なうことにより、3層以上のキャパシタ構造を 積層させて設けることができる。その際には、キャパシタ構造の増加層数に対応 して下面側多層配線構造の配線層数を増加させることが望ましい。すなわち、絶 縁基板の両面に多層配線構造を同時並行的に順次ビルドアップすることにより、 基板両面の積層数を常にバランスさせて製造過程における基板の反り発生を防止 する。

[0105]

【発明の効果】

本発明によれば、配線パターン設計の自由度を確保し、容量素子と半導体素子との近接度を格段に向上させ、パッケージの小型化・軽量化を可能とした半導体パッケージとその製造方法、およびこの半導体パッケージを用いた半導体装置が供される。

【図面の簡単な説明】

【図1】

図1は、第1発明の実施形態1による半導体パッケージに半導体素子を搭載し た本発明による半導体装置を示す断面図である。

【図2】

図2は、図1の半導体パッケージにおける内装キャパシタの層構成を示す分解 図である。

【図3】

図3は、第1発明の実施形態1による半導体パッケージおよび半導体装置を製造する工程1を示す断面図である。

【図4】

図4は、第1発明の実施形態1による半導体パッケージおよび半導体装置を製造する工程2を示す断面図である。

【図5】

図5は、第1発明の実施形態1による半導体パッケージおよび半導体装置を製造する工程3を示す断面図である。

【図6】

図6は、第1発明の実施形態1による半導体パッケージおよび半導体装置を製造する工程4を示す断面図である。

【図7】

図7は、第1発明の実施形態1による半導体パッケージおよび半導体装置を製

造する工程5を示す断面図である。

【図8】

図8は、第1発明の実施形態1による半導体パッケージおよび半導体装置を製造する工程6を示す断面図である。

【図9】

図9は、第1発明の実施形態1による半導体パッケージおよび半導体装置を製造する工程7を示す断面図である。

【図10】

図10は、第1発明の実施形態1による半導体パッケージおよび半導体装置を 製造する工程8を示す断面図である。

【図11】

図11は、第1発明の実施形態1による半導体パッケージおよび半導体装置を 製造する工程9を示す断面図である。

【図12】

図12は、第1発明の実施形態2による半導体パッケージに半導体素子を搭載 した本発明による半導体装置を示す断面図である。

【図13】

図13は、第1発明の実施形態2による半導体パッケージおよび半導体装置を 製造する工程1を示す断面図である。

【図14】

図14は、第1発明の実施形態2による半導体パッケージおよび半導体装置を 製造する工程2を示す断面図である。

【図15】

図15は、第1発明の実施形態2による半導体パッケージおよび半導体装置を 製造する工程3を示す断面図である。

【図16】

図16は、第1発明の実施形態2による半導体パッケージおよび半導体装置を 製造する工程4を示す断面図である。

【図17】

図17は、第1発明の実施形態2による半導体パッケージおよび半導体装置を 製造する工程5を示す断面図である。

【図18】

図18は、第1発明の実施形態2による半導体パッケージおよび半導体装置を 製造する工程6を示す断面図である。

【図19】

図19は、第1発明の実施形態2による半導体パッケージおよび半導体装置を 製造する工程7を示す断面図である。

【図20】

図20は、第1発明の実施形態2による半導体パッケージおよび半導体装置を 製造する工程8を示す断面図である。

【図21】

図21は、第1発明の実施形態2による半導体パッケージおよび半導体装置を 製造する工程9を示す断面図である。

【図22】

図22は、第1発明の実施形態2による半導体パッケージおよび半導体装置を 製造する工程10を示す断面図である。

【図23】

図23は、第1発明の実施形態2による半導体パッケージおよび半導体装置を 製造する工程11を示す断面図である。

【図24】

図24は、第1発明の実施形態2による半導体パッケージおよび半導体装置を 製造する工程12を示す断面図である。

【図25】

図25は、第1発明の実施形態2による半導体パッケージおよび半導体装置を 製造する工程13を示す断面図である。

【図26】

図26は、第1発明の実施形態2による半導体パッケージおよび半導体装置を 製造する工程14を示す断面図である。 【図27】

図27は、第1発明の実施形態2による半導体パッケージおよび半導体装置を 製造する工程15を示す断面図である。

【図28】

図28は、第1発明の実施形態2による半導体パッケージおよび半導体装置を 製造する工程16を示す断面図である。

【図29】

図29は、第2発明の一実施形態による半導体パッケージに半導体素子を搭載 した本発明による半導体装置を示す断面図である。

【図30】

図30は、第2発明の他の実施形態による半導体パッケージに半導体素子を搭載した本発明による半導体装置を示す断面図である。

【図31】

図31は、第2発明の一実施形態による半導体パッケージおよび半導体装置を 製造する工程1を示す断面図である。

【図32】

図32は、第2発明の一実施形態による半導体パッケージおよび半導体装置を 製造する工程2を示す断面図である。

【図33】

図33は、第2発明の一実施形態による半導体パッケージおよび半導体装置を 製造する工程3を示す断面図である。

【図34】

図34は、第2発明の一実施形態による半導体パッケージおよび半導体装置を 製造する工程4を示す断面図である。

【図351

図35は、第2発明の一実施形態による半導体パッケージおよび半導体装置を 製造する工程5を示す断面図である。

【図36】

図36は、第2発明の一実施形態による半導体パッケージおよび半導体装置を

製造する工程6を示す断面図である。

【図37】

図37は、第2発明の一実施形態による半導体パッケージおよび半導体装置を 製造する工程7を示す断面図である。

【図38】

図38は、第2発明の一実施形態による半導体パッケージおよび半導体装置を 製造する工程8を示す断面図である。

【図39】

図39は、第2発明の他の実施形態による半導体パッケージおよび半導体装置を製造するための、上記一実施形態の製造工程を示す図38に対応した段階の工程を示す断面図である。


【符号の説明】

- 10、40、110、110、…本発明による半導体パッケージ
- 20、50、120…半導体素子(半導体チップ)
- 30、60、130、130、…本発明による半導体装置
- 12、112…絶縁性基板
- 14、44…多層配線構造
- 16…下面配線構造
- 114、114' …上面側多層配線構造
- 116、116'…下面側多層配線構造
- 18、118…スルーホール
- a、b、c、d…上面配線層
- e、f…下面配線層
- i 、 j 、 k …配線層
- a 1、a 2、a 3、a 4、a 5、a 6、a 7、a 8、a 9、a 1 0 …多層配線構 造内の配線層
- X、x、X0、X1、X2…キャパシタ構造
- Y、y、Y0、Y1、Y2…誘電体層
- M、N、L、q、m、n、M1、M2、M3、M4、M5、M6…絶縁層


【書類名】

図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】



【図12】




【図13】




【図14】






【図15】

図 15




【図16】






【図17】

図 17




【図18】

図 18




【図19】

図 19




【図20】


図 20




【図21】




【図22】




【図23】




【図24】




【図25】




【図26】



【図27】




【図28】




【図29】

図 29




【図30】

図 30




【図31】

図 31




【図32】

図 32




【図33】






【図34】

図 34




【図35】

図 35



【図36】

図 36



【図37]






図38







図 39





要約書

【要約】

【課題】 配線パターン設計の自由度を確保し、容量素子と半導体素子との近接度を格段に向上させ、パッケージの小型化・軽量化を可能とした半導体パッケージとその製造方法、およびこの半導体パッケージを用いた半導体装置を提供する

【解決手段】 多層配線構造を備え、その上面に半導体素子を搭載するための半導体パッケージにおいて、多層配線構造の最上部積層構造にキャパシタ構造を含み、該キャパシタ構造は、誘電体層が高誘電率の無機フィラーと絶縁性樹脂との混合電着層から成り、かつ上部電極および下部電極と上記半導体素子の電極とを直接接続するための素子接続用パッドを含むことを特徴とする。

【選択図】 図1

出 願 人 履 歴 情 報

識別番号

[000190688]

1. 変更年月日 1990年 8月20日 [変更理由] 新規登録

新規登録

住 所

長野県長野市大字栗田字舎利田711番地

氏 名

新光電気工業株式会社